Ako cmos digitalni sklop troši p vata dinamičke snage dok radi na 20 Mhz i napajanju od 5 V, kolika će biti njegova potrošnja ako se frekvencija takta poveća na 40 Mhz?

Dinamička potrošnja energije CMOS digitalnog sklopa dana je kao:

$$P_{dinamički} =C_{L}V_{DD}^2f$$

Gdje:

- $$C_L$$ je kapacitet opterećenja

- $$V_{DD}$$ je napon napajanja

- $$f$$ je frekvencija takta

Ako povećamo taktnu frekvenciju s 20 MHz na 40 MHz, dinamička potrošnja energije će se povećati za faktor 2. Prema tome, nova potrošnja energije će biti:

$$P_{dinamički} =pW \times 2 =2pW$$